EUROPEAN PATENT OFFICE

10,613,064 Dec-31,2003 FOR' Duplex

Patent Abstracts of Japan

PUBLICATION NUMBER : 06202153 PUBLICATION DATE : 22-07-94

APPLICATION DATE : 28-12-92 APPLICATION NUMBER : 04348260


APPLICANT: FUJITSU LTD;

INVENTOR: MAJIMA NIWAJI;

INT.CL. : G02F 1/136 H01L 29/784

TITLE : THIN-FILM TRANSISTOR MATRIX

DEVICE AND ITS PRODUCTION



ABSTRACT :

PURPOSE: To provide the TFT matrix device which can be reduced in cost by simplifying production process and can be enhanced in performance by preventing the fluctuation in the characteristics of storage capacity.

CONSTITUTION: A gate terminal part is constituted of a gate terminal lower electrode 12d and a gate terminal upper electrode 34c which is laminated on this gate terminal lower electrode 12d via an insulating film 14 constituting a common layer with a gate insulating film 14a thereon and a contact hole opened in a passivation film 30 and consists of a transparent electrode of the same material as the material of a pixel electrode 34a. The storage capacity part is constituted of a Cs electrode 12b, a dielectric substance film 24 consisting of an insulating film 14 and i type a-Si layer 16 thereon and a counter electrode 26 consisting of an n+ type a-Si layer 20 and metallic layer 22 thereon. This counter electrode 26 is connected via the contact hole opened in the passivation film 30 to the pixel electrode 34a.

COPYRIGHT: (C)1994,JPO&Japio

	ा भवित्र प्रकार के इसके के किए के किए किए जिल्ला के प्रकार की प्रकार की प्रकार की प्रकार की प्रकार की प्रकार क प्रकार की प्रकार की प
	en e
•	
	and the second of the second o
	and the state of the

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-202153

(43)公開日 平成6年(1994)7月22日

審査請求 未請求 請求項の数5 (全26頁)


(21)出願番号	特願平4-348260	(71)出願人	000005223
			富士通株式会社
(22)出願日	平成4年(1992)12月28日		神奈川県川崎市中原区上小田中1015番地
		(72)発明者	滝沢 英明
			神奈川県川崎市中原区上小田中1015番地
			富士通株式会社内
		(72)発明者	那須 安宏
			神奈川県川崎市中原区上小田中1015番地
			富士通株式会社内
		(72)発明者	渡辺 和廣
			神奈川県川崎市中原区上小田中1015番地
			富士通株式会社内
		(74)代理人	介理士 北野 好人
			最終頁に続く

(54)【発明の名称】 薄膜トランジスタマトリクス装置及びその製造方法

(57)【要約】

【目的】本発明は、製造工程を簡略化して低価格化を実現すると共に、蓄積容量の特性変動を防止して高性能化を実現することができるTFTマトリクス装置及びその製造方法を提供することを目的とする。

【構成】ゲート端子部は、ゲート端子下部電極12dと、その上のゲート絶縁膜14aと共通の層をなす絶縁膜14及びパッシペーション膜30に開口されたコンタクトホール32dを介してゲート端子下部電極12d上に積層され、画案電極34aと同一材料の透明電極からなるゲート端子上部電極34cとから構成され、蓄積容量部は、Cs電極12bと、その上の絶縁膜11及びi型a-Si層16からなる誘電体膜24と、その上のn+型a-Si層20及び金属層22からなる対向電極26とから構成され、この対向電極26はパッシペーション膜30に開口されたコンタクトホール32bを介して画業電極34aに接続する。



【特許請求の範囲】

【請求項1】 透明絶縁基板と、

前記透明絶縁基板上に形成されたゲート電極と、前記ゲート電極上にゲート絶縁膜を介して形成された半導体活性層と、前記半導体活性層上に半導体接合層を介して形成された相対するソース電極及びドレイン電極と、前記ソース電極及びドレイン電極を覆うパッシベーション膜とを有する薄膜トランジスタ部と、

前記薄膜トランジスタ部の前記ソース電極に接続して形成された画素電極を有する画素部と、

前記画素部の前記画素電極に接続して設けられた蓄積容 量部と、

前記薄膜トランジスタ部の前記ゲート電極にゲートバス ラインを介して接続されたゲート端子部と、

前記
聴い
トランジスタ部の前記ドレイン電極にドレインパスラインを介して接続されたドレイン端子部とを備えた
た
を
時限トランジスタマトリクス装置において、

前記蓄積容量部が、前記透明絶縁基板上に形成され、前記ゲート電極と同一材料の命属層からなる蓄積容量電極と、前記蓄積容量電極上に形成され、前記ゲート絶縁膜を、前記蓄積容量電極上に形成され、前記ゲート絶縁膜をび前記半導体活性層と同一材料のノンドーブ半導体層からなる誘電体膜と、前記誘電体膜上に形成され、前記半導体接合層と同一材料の不純物半導体層並びに前記ソース電極及びドレイン電極と同一材料の金属層からなる対向電極とを有すると共に、前記対向電極が、前記パッシベーション膜と共通の層をなす保護膜に関口されたコンタクトホールを介して、前記画素電極に接続されていることを特徴とする薄膜トランジスタマトリクス装置。

【請求項2】 透明絶縁基板と、

前記透明絶縁基板上に形成されたゲート電極と、前記ゲート電極上にゲート絶縁膜を介して形成された半導体活性層と、前記半導体活性層上に半導体接合層を介して形成された相対するソース電極及びドレイン電極と、前記ソース電極及びドレイン電極を覆うパッシベーション膜とを有する薄膜トランジスタ部と、

前記 神膜トランジスタ部の前記ソース電極に接続して形成された画素電極を有する画素部と、

前記画素部の前記画素電極に接続して設けられた蓄積容量部と、

前記薄膜トランジスタ部の前記ゲート電極にゲートバス ラインを介して接続されたゲート端子部と、

前記薄膜トランジスタ部の前記ドレイン電極にドレイン パスラインを介して接続されたドレイン端子部とを備え た薄膜トランジスタマトリクス装置において、

前記蓄積容量部が、前記透明絶縁基板上に形成され、前記ゲート電極と同一材料の金電層からなる蓄積容量電極と、前記蓄積容量電極上に形成され、前記ゲート絶縁膜と共通の層をなす絶縁膜及び前記パッシペーション膜と共通の層をなす保護膜からなる誘電体障とを有し、前記

· 誘電体膜上に形成された前記画素電極を対向電極とする ことを特徴とする薄膜トランジスタマトリクス装置。

【請求項3】 透明絶縁基板と、

前記透明絶縁基板上に形成されたゲート電極と、前記ゲート電極上にゲート絶縁膜を介して形成された半導体活性層と、前記半導体活性層上に半導体接合層を介して形成された相対するソース電極及びドレイン電極を覆うパッシベーション膜とを有する薄膜トランジスタ部と、

10 前記薄膜トランジスタ部の前記ソース電極に接続して形成された画素電極を有する画素部と、

前記画素部の前記画素電極に接続して設けられた蓄積容量部と、

前記薄膜トランジスタ部の前記ゲート電極にゲートバス ラインを介して接続されたゲート端子部と、

前記薄膜トランジスタ部の前記ドレイン電極にドレイン パスラインを介して接続されたドレイン端子部とを備え た薄膜トランジスタマトリクス装置において、

前記ゲート端子部が、前記透明絶縁基板上に形成され、 前記ゲート電極と共通の層をなす金属層からなるゲート 端子下部電極と、前記ゲート絶縁膜と共通の層をなす絶 縁膜及び前記パッシベーション膜と共通の層をなす保護 膜に開口されたコンタクトホールを介して前記ゲート端 子下部電極上に積層され、前記画素電極と同一材料の透 明導電膜からなるゲート端子上部電極とを有することを 特徴とする物膜トランジスタマトリクス装置。

【請求項4】 透明絶縁基板上に、第1の金属層を成膜した後、前配第1の金属層を所定の形状にパターニングして、ゲート電極、蓄積容量電極、前記ゲート電極に接続するゲートパスライン、及び前記ゲートパスラインに接続するゲート端子下部電極を形成する工程と、

全面に、絶縁膜及びノンドーブ半導体層を順に成膜して、前記ゲート電極上に前記絶縁膜からなるゲート絶縁 膜を形成する工程と、

全面に、不純物半導体層及び第2の金属層を順に成膜した後、前記第2の金属層、前記不純物半導体層、及び前記ノンドープ半導体層を所定の形状にパターニングリス、前記ゲート絶縁膜上に前記ノンドープ半導体層と所成すると共に、前記半導体活性層上に前記不純物半導体層のよなる半導体接合層を介して前記第2の金属層からなるソース電極及びドレイン電極とれぞれ相対して形成し、前記蓄積容量電極上の前記をそれぞれ相対して形成し、前記蓄積容量電極上の前記を表していませた。前記誘電体膜上に前記不純物半導体層及び前記第2の金属層からなる対向電極を形成し、前記第2の金属層からなるドレイン電極に接続させて形成する工程と、

と共通の層をなす絶縁膜及び前配パッシペーション膜と
 全面に、パッシペーション膜を成膜した後、前配ソース
 共通の層をなす保護膜からなる誘電体膜とを有し、前記 50 電極、前記対向電極、及び前記ドレイン端子下部電極上

-362-

.3

の前記パッシベーション膜、並びに前記ゲート端子下部 電極上の前記パッシベーション膜及び前記絶縁膜に第1 乃至第4のコンタクトホールをそれぞれ開口する工程 と

全面に透明導電膜を成膜した後、前記透明導電膜を所定の形状にパターニングして、前記第1及び第2のコンタクトホールを介して前記ソース電極及び前記対向電極に接続する画素電極を形成し、前記第3のコンタクトホールを介して前記ドレイン端子下部電極に接続するドレイン端子上部電極を形成し、前記第4のコンタクトホール 10を介して前記ゲート端子下部電極に接続するゲート端子上部電極を形成する工程とを有することを特徴とする薄膜トランジスタマトリクス装置の製造方法。

【謝求項5】 透明絶縁基板上に、第1の金属層を成膜した後、前記第1の金属層を所定の形状にパターニングして、ゲート電極、蓄積容量電極、前記ゲート電極に接続するゲートパスライン、及び前記ゲートパスラインに接続するゲート端子下部電極を形成する工程と、

全面に、絶縁膜及びノンドープ半導体層を順に成膜して、前記ゲート電極上に前記絶縁膜からなるゲート絶縁 20膜を形成する工程と、

全面に、不純物半導体層及び第2の金属層を順に成膜した後、前記第2の金属層、前記不純物半導体層、及び前記ノンドープ半導体層を所定の形状にパターニングして、前記ゲート絶縁膜上に前記ノンドープ半導体層からなる半導体活性層を形成すると共に、前記半導体活性層上に前記不純物半導体層からなる半導体接合層を介して前記第2の金属層からなるソース電極及びドレイン電極をそれぞれ相対して形成し、前記不純物半導体層及び前記第2の金属層からなるドレイン端子下部電極を前記ド30レイン電極に接続させて形成する工程と、

全面にパッシペーション膜を成膜して、前記蓄積容量電極上の前記絶縁膜及び前記パッシペーション膜からなる誘電体膜を形成した後、前記ソース電極及び前記ドレイン端子下部電極上の前記パッシペーション膜、並びに前記ゲート端子下部電極上の前記パッシペーション膜及び前配絶縁膜に第1乃至第3のコンタクトホールをそれぞれ開口する工程と、

全面に透明導電膜を成膜した後、前記透明導電膜を所定の形状にパターニングして、前記第1のコンタクトホールを介して前記ソース電極に接続すると共に、前記蓄積容量電極上の前記誘電体膜を介して対向電極となる画素電極を形成し、前記第2のコンタクトホールを介して前記ドレイン端子下部電極に接続するドレイン端子上部電極を形成し、前記第3のコンタクトホールを介して前記ゲート端子下部電極に接続するゲート端子上部電極を形成する工程とを有することを特徴とする薄膜トランジスタマトリクス装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はTFT(海膜トランジスタ)マトリクス装置及びその製造方法に係り、特にラップトップパソコンや壁掛けTVとして用いられるTFTーLCD(TFTマトリクス型被晶ディスプレー装置)及びその製造方法に関する。TFT-LCDは薄型軽量、低消費電力等の特徴を有し、CRTに代わるディスプレー装置として将来大きな市場をもつことが期待されている。このため、その高性能化、低価格化を実現するための製造技術の開発が重要な課題となっている。

0 [0002]

【従来の技術】従来の逆スタガード型TFTマトリクス 装置を、図17及び図18を用いて説明する。ここで、 図17は従来によるTFTマトリクス装置を示す平面 図、図18(a)、(b)、(c)、(d)はそれぞれ そのドレイン端子部を示すAA′線断面図、TFT部を 示すBB′線断面図、画薬部及び蓄積容量部を示すC C′線断面図、並びにゲート端子部を示すDD′線断面 図である。

【0003】TFTマトリクス装置のTFT部においては、透明絶縁基板50上に、例えばA1(アルミニウム)又はCr(クロム)等の金属層からなるゲート電極52a上にはゲート絶縁膜54aを介して、a-Si(アモルファスーシリコン)活性層56aが形成されている。そしてこのa-Si活性層56a上には、チャネル保護膜58aが形成され、またこのチャネル保護膜58aの両側には、n+型a-Si接合層60a、60bを介してそれぞれa-Si活性層56aに接続するソース電極62a及びドレイン電極62bが形成されている。更に、このように構成されたTFTをパッシベーション膜70が覆っている。

【0004】また、画素部においては、ソース電極62 aに接続された1TO(インジウム錫酸化物)等の透明 導電膜からなる画素電極68aが形成されており、TF Tを覆うパッシベーション膜70に開口した窓72aを介して露出している。また、蓄積容量部においては、透明絶縁基板50上に、ゲート電極52aと同一材料の金 風層からなるCs(蓄積容量)電極52bが形成され、このCs電極52b上に、ゲート絶縁膜54aと共通の40層をなす絶縁膜54からなる誘電体膜54bが形成され、更にこの誘電体膜54b上に、対向電極として機能する画素電極68aが形成されている。こうして、誘電体膜54bを間に挟むCs電極52bと対向電極としての画素電極68aとから蓄積容量部が構成されている。

【0005】また、ドレイン端子部においては、ドレイン端子下部電極64が、n+型a-Si接合層60b及びドレイン電極62bと共通の層をなすn+型a-Si 層60及び金属層62から形成されている。そしてこのドレイン端子下部電極64上には、画素電極68aと同50一材料の透明導電膜からなるドレイン端子上部電極68 bが積層されている。このようにドレイン端子上部電極68bがドレイン端子下部電極64を覆っているのは、ドレイン端子下部電極64表面のA1又はCr等の金属層62が酸化することを防止するためである。

【0006】 こうして、ドレイン端子部は、ドレイン電極62bにドレインパスライン74を介して接続するドレイン端子下部電極64と、このドレイン端子下部電極64と、このドレイン端子上部電極68bとから構成され、そのドレイン端子上部電極68bとから構成され、そのドレイン端子上部電極68bがパッシベーション膜70に開口し 10た窓72bを介して露出している。

【0007】また、ゲート端子部においては、ゲート端子下部電極52dが、ゲート電極52a及びゲートパスライン52cと共通の層をなす金属層から形成されている。また、画素電極68aと同一材料の透明導電膜からなるゲート端子上部電極68cが、ゲート端子下部電極52d上に積層されたゲート絶縁膜54aと共通の層をなす絶縁膜54に開口されているコンタクトホール66を介して、ゲート端子下部電極52d上に積層されている。このようにゲート端子上部電極68cがゲート端子下部電極52dを覆っているのは、A1又はCr等の金属層からなるゲート端子下部電極52dが酸化することを防止するためである。

【0008】こうして、ゲート端子部は、ゲート電極52aにゲートバスライン52cを介して接続するゲート端子下部電極52dと、このゲート端子下部電極52d上及び絶縁膜54上に積層されたゲート端子上部電極68cがパッシペーション膜70に開口した窓72cを介して露出している。

【0009】次に、図17及び図18に示すTFTマトリクス装置の製造方法を、図19乃至図28の工程断面図を用いて説明する。尚、各図の(a)、(b)、(c)、(d)はそれぞれ図1のAA′線断面、BB′線断面、CC′線断面、DD′線断面に対応したドレイン端子部、TFT部、画素部及び蓄積容量部、並びにゲート端子部を示す。

【0010】透明絶緑基板50上に、例えばAI又はCr等の金属層を成膜した後、所定の形状にパターニングして、ゲート電極52a、Cs電極52b、ゲート電極52aに接続するゲートバスライン52c、及びこのゲートバスライン52cに接続するゲート端子下部電極52dをそれぞれ形成する(図19参照)。次いで、全面に、絶縁膜54を成膜する。尚、ここで、ゲート電極52a上の絶縁膜54を特にゲート絶縁膜54aと、Cs電極52b上の絶縁膜54を特に誘電体膜54bと呼ぶ。続いて、この絶縁膜54を特に誘電体膜54bと呼ぶ。続いて、この絶縁膜54とに、、ンドープのi型a-Si層56及び保護膜58を順に成膜する(図20参照)。

【0011】次いで、この保護膜58を、TFTチャネ 50

ル部を除いて、全てエッチング除去する。即ち、TFT部のゲート電極52a上方にのみ保護膜58を残存させて、チャネル保護膜58aを形成する(図21参照)。次いで、全面に、n+型a-S1層60を成膜した後、更に例えばA1又はCr等の金属層62を成膜する(図22参照)。

6

【0012】次いで、金属層62、n+型a-Si層60、及びi型a-Si層56を選択的にエッチングして、TFT部のゲート絶縁膜54a上にi型a-Si層56からなるa-Si活性層56aを形成すると共に、チャネル保護膜58aの両側のn+型a-Si層60からなるn+型a-Si接合層60a、60bを介してそれぞれa-Si活性層56aに接続する金属層62からなるソース電極62a及びドレイン電極62bを相対して形成し、TFTを完成させる。

【0013】また同時に、ドレイン端子部において、ドレイン電極62bにドレインパスラインを介して接続するn+型a-Si層60及び金属層62からなるドレイン端子下部電極64を形成する(図23参照)。 次いった、レジストを塗布した後、フォトリソグラフィ法を用いて、ゲート端子下部電極52d上に開口部をもつレジストパターンを形成する。そしてこのレジストパターンをマスクとして絶縁膜54をエッチングレ、コンタクトホール66を開口する(図24参照)。

【0014】次いで、全面に、ITO等からなる透明導電膜68を成膜する(図25参照)。次いで、この透明導電膜68を成膜する(図25参照)。次いで、この透明導電膜68を所定の形状にパターニングレ、ソース電極62aに接続する画子ででは、ドレイン端子下部電極64に接続するドレイン端子上部電極68bを形成し、コンタクトホール66を介してゲート端子下部電極52dに接続するゲート端子上部電極68cを形成する。尚、このとき、ソース電極62aに接続する画素電極68aは、Cs電極52b上の誘電体膜54bを覆っている。

【0015】こうして、Cs電極52b、Cs電極52 bの対向電極として機能する画素電極68a、及びこれら両電極間に挟まれた誘電体膜54bからなる蓄積容量部を完成させる(図26参照)。次いで、全面に、パッシベーション膜70を成膜し、完成させたTFTを殺う(図27参照)。

【0016】次いで、レジストを塗布した後、フォトリソグラフィ法を用いて、画素電極68a、ドレイン端子上部電極68b、及びゲート端子上部電極68c上にそれぞれ開口部をもつレジストバターンを形成する。そしてこのレジストバターンをマスクとしてパッシベーション膜70をエッチングし、それぞれ窓72a、72b、72cを開口して、画素電極68a、ドレイン端子上部電極68cを露出させる。

【0017】こうして、TFTのソース電極62aに接

統する画素電極68aからなる画素部、TFTのドレイ ン電極62bにドレインパスラインを介して接続するド レイン端子下部電極64及びドレイン端子上部電極68 bからなるドレイン端子部、並びにTFTのゲート電極 52aにゲートパスライン52cを介して接続するゲー ト端子下部電極52d及びゲート端子上部電極68cか らなるゲート端子部をそれぞれ完成させる (図28参 . (無

7

[0018]

【発明が解決しようとする課題】このような上記従来の 10 TFTマトリクス装置の製造方法においては、ゲート端 子部を形成する場合、透明絶縁基板50上にゲート端子 下部電極52 dを形成し (図19参照)、このゲート端 子下部電極52 d上に絶縁膜54を成膜し(図20参 照)、この絶縁膜54をエッチングしてコンタクトホー ル66を閉口し(図24参照)、このコンタクトホール 66を介してゲート端子下部電極52dに接続するゲー ト端子上部電極68cを形成し(図26参照)、このゲ ート端子上部電極68c上にパッシベーション膜70を エッチングして窓72cを開口し、ゲート端子上部電極 68c上面を露出させる (図27参照) する。

【0019】即ち、図24に示される、ゲート端子下部 電極52d上の絶縁膜54を選択的にエッチングしてコ ンタクトホール66を開口する工程と、図28に示され る、ゲート端子上部電極68c上のパッシベーション膜 70を選択的にエッチングして窓72cを開口し、最終 的なゲート端子出しをする工程との2回の窓開け工程が 必要であった。

[0020] そしてこれら2回の窓開け工程には、それ 30 ぞれレジストパターンを作成するためのフォトリソグラ フィエ程と、エッチング工程と、レジスト除去工程とが 含まれる。従って、TFT-LCDの低価格化を実現す るためには、こうした窓開け工程の数をできるだけ減ら して、工程の簡略化を図ることが望ましい。また、図2 3に示されるように、金属層62、n+型a-Si層6 0、及びi型a-Si層56の選択的なエッチングによ り、TFT部のゲート絶縁膜54a上にa-Si活性層 56aを形成し、このa-Si活性層56aにそれぞれ n+型a-Si接合層60a、60bを介して接続する ソース電極62a及びドレイン電極62bを形成する工 程においては、CS電極52b上の誘電体膜54bが直 接エッチャントに晒されるため、誘電体膜54bの厚さ に変化が生じ、蓄積容量が変動するという問題があっ

【0021】更に、このとき、誘電体膜54bの一部に ピンホール等があると、エッチャントの浸透により誘電 体膜54bの絶縁不良を生じ、CS電極52bとその対 向電極として機能する画素電極68aとの間に電流リー クやショートを引き起こして表示欠陥を生じるおそれも あった。そこで本発明は、製造工程を簡略化して低価格 化を実現すると共に、蓄積容量の特性変動を防止して高 性能化を実現することができるTFTマトリクス装置及 びその製造方法を提供することを目的とする。

[0022]

【課題を解決するための手段】上記課題は、透明絶縁基 板と、前記透明絶縁基板上に形成されたゲート電極と、 前記ゲート電極上にゲート絶縁膜を介して形成された半 導体活性層と、前記半導体活性層上に半導体接合層を介 して形成された相対するソース電極及びドレイン電極 と、前記ソース電極及びドレイン電極を覆うパッシベー ション膜とを有する薄膜トランジスタ部と、前記薄膜ト ランジスタ部の前記ソース電極に接続して形成された画 楽電極を有する画案部と、前記画案部の前記画案電極に 接続して設けられた蓄積容量部と、前記薄膜トランジス 夕部の前記ゲート電極にゲートバスラインを介して接続 されたゲート端子部と、前記薄膜トランジスタ部の前記 ドレイン電極にドレインパスラインを介して接続された ドレイン端子部とを備えた薄膜トランジスタマトリクス 成膜し(図27参照)、このパッシベーション膜70を 20 装置において、前記蓄積容量部が、前記透明絶縁基板上 に形成され、前配ゲート電極と同一材料の金属層からな る蓄積容量電極と、前記蓄積容量電極上に形成され、前 記ゲート絶縁膜と共通の層をなす絶縁膜及び前記半導体 活性層と同一材料のノンドープ半導体層からなる誘電体 膜と、前記誘電体膜上に形成され、前記半導体接合層と 同一材料の不純物半導体層並びに前記ソース電極及びド レイン電極と同一材料の金属層からなる対向電極とを有 すると共に、前記対向電極が、前記パッシベーション膜 と共通の層をなす保護膜に開口されたコンタクトホール を介して、前記画素電極に接続されていることを特徴と する薄膜トランジスタマトリクス装置によって達成され る。

> 【0023】また、透明絶縁基板と、前記透明絶縁基板 上に形成されたゲート電極と、前記ゲート電極上にゲー ト絶縁膜を介して形成された半導体活性層と、前記半導 体活性層上に半導体接合層を介して形成された相対する ソース電極及びドレイン電極と、前記ソース電極及びド レイン電極を覆うパッシベーション膜とを有する薄膜ト ランジスタ部と、前記薄膜トランジスタ部の前記ソース 電極に接続して形成された画業電極を有する画案部と、 40 前記画素部の前記画素単極に接続して設けられた蓄積容 量部と、前記薄膜トランジスタ部の前記ゲート電極にゲ ートパスラインを介して接続されたゲート端子部と、前 記薄膜トランジスタ部の前記ドレイン電極にドレインバ スラインを介して接続されたドレイン端子部とを備えた **薄膜トランジスタマトリクス装置において、前記蓄積容** 量部が、前記透明絶縁基板上に形成され、前記ゲート電 極と同一材料の金属層からなる蓄積容量電極と、前記蓄 積容量電極上に形成され、前記ゲート絶縁膜と共通の層 をなす絶縁膜及び前記パッシベーション膜と共通の層を

50

なす保護膜からなる誘電体膜とを有し、前記誘電体膜上 に形成された前記画素電極を対向電極とすることを特徴 とする薄膜トランジスタマトリクス装置によって達成さ れる。

【0024】また、透明絶縁基板と、前記透明絶縁基板 上に形成されたゲート電極と、前記ゲート電極上にゲー ト絶縁膜を介して形成された半導体活性層と、前記半導 体活性層上に半導体接合層を介して形成された相対する ソース電極及びドレイン電極と、前記ソース電極及びド レイン電極を**覆**うパッシベーション膜とを有する薄膜ト 10 成する工程とを有することを特徴とする薄膜トランジス ランジスタ部と、前記薄膜トランジスタ部の前記ソース 電極に接続して形成された画素電極を有する画素部と、 前記画素部の前記画素電極に接続して設けられた蓄積容 **量部と、前記薄膜トランジスタ部の前記ゲート電極にゲ** ートパスラインを介して接続されたゲート端子部と、前 記薄膜トランジスタ部の前記ドレイン電極にドレインバ スラインを介して接続されたドレイン端子部とを備えた 薄膜トランジスタマトリクス装置において、前記ゲート 端子部が、前記透明絶縁基板上に形成され、前記ゲート 電極と共通の層をなす金属層からなるゲート端子下部電 20 極と、前記ゲート絶縁膜と共通の層をなす絶縁膜及び前 記パッシベーション膜と共通の層をなす保護膜に閉口さ れたコンタクトホールを介して前記ゲート端子下部電極 上に積層され、前記画素電極と同一材料の透明導電膜か らなるゲート端子上部電極とを有することを特徴とする **渉膜トランジスタマトリクス装置によって達成される。**

【0025】更に、上記課題は、透明絶縁基板上に、第 1の金属層を成膜した後、前記第1の金属層を所定の形 状にパターニングして、ゲート電極、蓄積容量電極、前 記ゲート電極に接続するゲートバスライン、及び前記ゲ ートバスラインに接続するゲート端子下部電極を形成す る工程と、全面に、絶縁膜及びノンドープ半導体層を順 に成膜して、前記ゲート電極上に前記絶縁膜からなるゲ 一ト絶縁膜を形成する工程と、全面に、不純物半導体層 及び第2の金属層を順に成膜した後、前記第2の金属 層、前記不純物半導体層、及び前記ノンドープ半導体層 を所定の形状にパターニングして、前記ゲート絶縁膜上 に前記ノンドープ半導体層からなる半導体活性層を形成 すると共に、前記半導体活性層上に前記不純物半導体層 からなる半導体接合層を介して前記第2の金属層からな るソース電極及びドレイン電極をそれぞれ相対して形成 し、前記蓄積容量電極上の前記絶縁膜及び前記ノンドー プ半導体層からなる誘電体膜を形成すると共に、前記誘 電体膜上に前記不純物半導体層及び前記第2の金属層か らなる対向電極を形成し、前記不純物半導体層及び前記 第2の金属層からなるドレイン端子下部電極を前記ドレ イン電極に接続させて形成する工程と、全面に、パッシ ベーション膜を成膜した後、前記ソース電極、前記対向 電極、及び前記ドレイン端子下部電極上の前記パッシベ ーション膜、並びに前記ゲート端子下部電極上の前記パ 50

ッシベーション膜及び前記絶縁膜に第1乃至第4のコン タクトホールをそれぞれ開口する工程と、全面に透明導 電膜を成膜した後、前記透明導電膜を所定の形状にパタ ーニングして、前記第1及び第2のコンタクトホールを 介して前記ソース電極及び前記対向電極に接続する画案 電極を形成し、前記第3のコンタクトホールを介して前 記ドレイン端子下部電極に接続するドレイン端子上部電 極を形成し、前記第4のコンタクトホールを介して前記 ゲート端子下部電極に接続するゲート端子上部電極を形

10

タマトリクス装置の製造方法によって達成される。 【0026】また、透明絶縁基板上に、第1の金属層を 成膜した後、前記第1の金属層を所定の形状にパターニ ングして、ゲート電極、蓄積容量電極、前記ゲート電極 に接続するゲートバスライン、及び前記ゲートバスライ ンに接続するゲート端子下部電極を形成する工程と、全 面に、絶縁膜及びノンドープ半導体層を順に成膜して、 前記ゲート電極上に前記絶縁膜からなるゲート絶縁膜を 形成する工程と、全面に、不純物半導体層及び第2の金 属層を順に成膜した後、前記第2の金属層、前記不純物 半導体層、及び前記ノンドープ半導体層を所定の形状に パターニングして、前記ゲート絶縁膜上に前記ノンドー プ半導体層からなる半導体活性層を形成すると共に、前 記半導体活性層上に前記不純物半導体層からなる半導体 接合層を介して前記第2の金属層からなるソース電極及 びドレイン電極をそれぞれ相対して形成し、前記不純物 半導体層及び前記第2の金属層からなるドレイン端子下 部電極を前記ドレイン電極に接続させて形成する工程 と、全面にパッシペーション膜を成膜して、前記蓄積容 **量電極上の前記絶縁膜及び前記パッシベーション膜から** なる誘電体膜を形成した後、前記ソース電極及び前記ド レイン端子下部電極上の前記パッシベーション膜、並び に前記ゲート端子下部電極上の前記パッシベーション膜 及び前記絶縁膜に第1乃至第3のコンタクトホールをそ れぞれ開口する工程と、全面に透明導電膜を成膜した 後、前記透明導電膜を所定の形状にパターニングして、 前記第1のコンタクトホールを介して前記ソース電極に 接続すると共に、前記蓄積容量電極上の前記誘電体膜を 介して対向電極となる画素電極を形成し、前記第2のコ ンタクトホールを介して前記ドレイン端子下部電極に接 続するドレイン端子上部電極を形成し、前記第3のコン タクトホールを介して前記ゲート端子下部電極に接続す るゲート端子上部電極を形成する工程とを有することを 特徴とする薄膜トランジスタマトリクス装置の製造方法 によって達成される。

[0027]

【作用】本発明は、ゲート端了部を形成する場合、ゲー ト電極と共通の層をなす金属層からなるゲート端子下部 電極上に、ゲート絶縁膜と共通の層をなす絶縁膜及びパ ッシペーション膜と共通の層をなす保護膜を積層した

後、これら絶縁膜及び保護膜に1回の窓明けを行ってコ ンタクトホールを開口し、このコンタクトホール内に露 山されたゲート端子下部電極上に、画素電極と同一材料 の透明導電膜からなるゲート端子上部電極を形成する。 即ち、従来の製造方法に比較すると、パッシベーション 膜と共通の層をなす保護膜を成膜する工程と、ゲート端 子上部電極を形成する透明導電膜を成膜する工程の順序 を逆にする。

【0028】これにより、ゲート端子下部電極上の絶縁 を別々に行っていた従来の2回の窓明け工程を、積層し た絶縁膜及び保護膜を1回の窓明け工程で済ますことが でき、この開口されたコンタクトホールを介して接続す るゲート端子下部電極及びゲート端子上部電極からなる ゲート端子部を形成することができる。このため、TF Tマトリクス装置の製造工程を簡略化することが可能と なる。

【0029】また、蓄積容量部を形成する場合、蓄積容 量電極上のゲート絶縁膜と共通の層をなす絶縁膜上に、 半導体活性層と同一材料のノンドープ半導体層を成膜し た後、このノンドープ半導体層を絶縁膜と共に蓄積容量 用の誘電体膜として用い、この誘電体膜上に、半導体接 合層と同一材料の不純物半導体層並びにソース電極及び ドレイン電極と同一材料の金属層からなる対向電極を形 成する。そしてこの対向電極上の保護膜に開口されたコ ンタクトホールを介して、対向電極を画素電極に接続さ

【0030】これにより、絶縁膜上に成膜されたノンド ープ半導体層は除去されることなく、常に絶縁膜を覆っ ず、従って誘電体膜の厚さに変化が生じて蓄積容量が変 動するということもない。また、このとき、絶縁膜の一 部にピンホール等があっても、その上に積層されたノン ドープ半導体層が誘電体膜の絶縁不良を防止し、従って 電流リークやショートによる表示欠陥を生じるおそれも

【0031】しかも、誘電体膜の一部をなすノンドープ 半導体層及びその上の対向電極は、TFTの半導体活性 層、半導体接合層、及びソース・ドレイン電極と同一材 料を用いて同時に形成されるため、また対向電極と画素 電極とを接続させるコンタクトホールの開口も、ゲート 端子部の窓明け工程と同時に行われるため、新たに工程 を増加させることはない。

【0032】このため、工程を増加させることなく、蓄 積容量の特性変動を防止し、高歩留まり、高信頼性を実 現することが可能となる。

[0033]

【実施例】以下、本発明を実施例に基づいて具体的に説 明する。図1は本発明の第1の実施例による逆スタガー ド型TFTマトリクス装置を示す平面図、図2(a)、

(b)、(c)、(d)はそれぞれそのドレイン端子部 を示すAA、線断面図、TFT部を示すBB、線断面 図、画素部及び蓄積容量部を示すCC、線断面図、並び にゲート端子部を示すDD、線断面図である。

12

【0034】TFTマトリクス装置のTFT部において は、透明絶縁基板10上に、例えばA1又はCr等の金 属圏からなるゲート電極12aが形成されている。ま た、このゲート電極12a上には、SiN膜又はSiO 2 膜とSiN膜との2層膜等からなるゲート絶縁膜14 膜の窓明けとゲート端子上部電極上の保護膜の窓明けと 10 aを介して、a-Si活性層16aが形成されている。 そしてこのa-S1活性層16a上には、チャネル保護 膜18aが形成されているが、このチャネル保護膜18 aの両側には、n+型a-Si接合層20a、20bを 介してそれぞれa-Si活性層16aに接続するソース 電極22a及びドレイン電極22bが相対して形成され ている。更に、このように構成されたTFTをパッシベ ーション膜30が覆っている。

【0035】また、画素部においては、TFTを覆って いるパッシベーション膜30に開口されたコンタクトホ 20 ール32aを介して、ソース電極22aに接続されたI T〇等の透明導電膜からなる画素電極34aが形成され ている。また、蓄積容量部においては、透明絶縁基板1 0上に、ゲート電板12aと同一材料の金属層からなる Cs電極12bが形成されている。このCs電極12b 上には、ゲート絶縁膜14aと共通の層をなす絶縁膜1 4及びa-Si活性層16aと同一材料のノンドープの i型a-Si層16からなる誘電体膜24が形成され、 更にこの誘電体膜24上には、n+型a-Si接合層2 0 a、20 bと同一材料のn+型a-Si層20及びソ ているため、この絶縁膜が直接エッチャントに晒され 30 ース・ドレイン電極22a、22bと同一材料の金属層 22からなる対向電極26が形成されている。

> 【0036】そしてこの対向電極26は、パッシベーシ ョン膜30に開口されたコンタクトホール32bを介し て、画素電極34aに接続されている。こうして、誘電 体膜24を間に挟む対向電極26とCs電極12bとか ら構成される蓄積容量部が、画素電極34aに接続して 形成されている。また、ドレイン端子部においては、ド レイン端子下部電極28が、n+型a-Si接合图20 b及びドレイン電極22bと共通の層をなすn+型a-Si層20及び金属層22から形成されている。そして このドレイン端子下部電極28は、TFTマトリクス装 置の複数のドレイン電極22bにドレインパスライン3 6を介して接続されている。

【0037】また、このドレイン端子下部電極28上に は、TFTを覆っているパッシベーション膜30に開口 されたコンタクトホール32cを介して、画素電極34 aと同一材料の酸化導電膜からなるドレイン端子上部電 極34 bが積層され、ドレイン端子下部電極28の酸化 を防止している。こうして、ドレイン端子部は、透明絶 50 緑基板10上のゲート絶縁膜14aと共通の層をなす絶

縁膜14及びa-Si括性層16aと同一材料のノンド ープの「型a-Si層16上に形成されたドレイン端子 下部電極28と、このドレイン端子下部電極28上及び パッシペーション膜30上に形成されたドレイン端子上 部電極34bとから構成され、外部制御回路と接続され るようになっている。

【0038】また、ゲート端子部においては、ゲート端 子下部電極12dが、ゲート電極12a及びゲートパス ライン12cと共通の層をなす金属層から形成されてい る。そしてこのゲート端子下部電極12dは、TFTマ トリクス装置の複数のゲート電極12aにゲートバスラ イン12cを介して接続されている。また、このゲート 端子下部電極12d上には、ゲート絶縁膜14aと共通 の層をなす絶縁膜14及びパッシベーション膜30に開 口されたコンタクトホール32dを介して、画素電極3 4 a と同一材料の酸化導電膜からなるゲート端子上部電 極34cが積層され、ゲート端子下部電極12dの酸化 を防止している。

【0039】こうして、ゲート端子部は、透明絶縁基板 10上に形成されたゲート端子下部電極12dと、この 20 ゲート端子下部電極12d上並びに絶縁膜14及びパッ シペーション膜30上に形成されたゲート端子上部電極 34 c とから構成され、外部制御回路と接続されるよう になっている。次に、図1及び図2に示す逆スタガード 型TFTマトリクス装置の製造方法を、図3乃至図11 の工程断面図を用いて説明する。尚、各図の(a)、

(b)、(c)、(d)はそれぞれ図1のAA′線断 面、BB´線断面、CC´線断面、DD´線断面に対応 したドレイン端子部、TFT部、画素部及び蓄積容量 部、並びにゲート端子部を示す。

【0040】ガラス基板等の透明絶縁基板10上に、ス パッタ法を用いて、例えばA1又はCr等からなる金属 層を成膜する。そしてこの金属層上に、所定のレジスト パターンを形成した後、それをマスクとして金属層をエ ッチングして、ゲート電極12a、Cs電極12b、ゲ 一ト電極12aに接続するゲートバスライン12c、及 びこのゲートバスライン12 c に接続するゲート端子下 部電極12dをそれぞれ形成する。

【0041】尚、この金属層は、次の工程で全面に積層 する絶縁膜と十分な選択エッチング性を有するものであ 40 れば、A1やCrに限らず、他の金属材料を使用しても よい(図3参照)。次いで、全面に、プラズマCVD法 を用いて、SiN膜又はSiOz 膜とSiN膜との2層 膜等からなる厚さ約400mmの絶縁膜14を成膜す る。尚、ここで、ゲート電極12a上の絶縁膜14を特 にゲート絶縁膜14aと呼ぶ。

【0042】続いて、この絶縁膜14上に、プラズマC VD法を用いて、厚さ20nmのノンドープのi型a-S i 層 1 6 及びS i O2 膜又はS i N膜からなる厚さ 1

いで、この保護膜18を、TFTチャネル部を除き、弗 酸緩衝液等を用いて全てエッチング除去する。即ち、T F T部のゲート電極12 a 上方にのみ保護膜18を残存 させて、チャネル保護膜18aを形成する(図5参 照)。

14

【0043】次いで、全面に、プラズマCVD法を用い て、厚さ60nmのn+ 型a-Si唇20を成膜した 後、更にスパッタ法を用いて、厚さ200nmの例えば A1又はCr等からなる金属層22を成膜する(図6参 10 照)。次いで、この金属層22上に、所定のレジストパ ターンを形成した後、それをマスクとして金属層22、 n+型a-Si層20、及びi型a-Si層16を順に エッチングする。こうして、TFT部のゲート絶縁膜 1 4a上にi型a-Si層16からなるa-Si活性層1 6aを形成すると共に、チャネル保護膜18aの両側の n+型a-Si層20からなるn+型a-Si接合層2 0 a、2 0 bを介してそれぞれa-Si活性層 1 6 aに 接続する金属層22からなるソース電極22a及びドレ イン電極22bを相対して形成し、TFTを完成させ る。

【0044】また同時に、蓄積容量部のCs電極12b 上に、絶縁膜14及び1型a-Si層16からなる誘電 体膜24を介して、n+型a-Si層20及び金属層2 2からなる対向電極26を形成する。 更に、 ドレイン端 子部において、ドレイン電極22bにドレインバスライ ン(図示せず)を介して接続するn+ 型a-Si層20 及び金属層22からなるドレイン端子下部電極28を形 成する(図7参照)。

【0045】次いで、全面に、CVD法又はスパッタ法 30 を用いて、SiN膜、SiOz膜、又はこれらの複合膜 からなる厚さ400nmのパッシベーション膜30を成 膜し、完成させたTFTを覆う(図8参照)。次いで、 レジストを塗布した後、フォトリソグラフィ法を用い て、ソース電極22a、対向電極26、ドレイン端子下 部電極28、及びゲート端子下部電極12d上にそれぞ れ開口部をもつレジストパターンを形成する。そしてこ のレジストパターンをマスクとしてパッシベーション膜 30又はパッシペーション膜30及び絶縁膜14をエッ チングし、コンタクトホール32a、32b、32c、 32 dをそれぞれ開口する。

【0046】尚、このときのエッチングは、パッシベー ション膜30又はパッシベーション膜30及び絶縁膜1 4をテーパエッチングするものであることが望ましい。 コンタクトホール32a、32b、32c、32d内に 露出したソース電極22a、対向電極26、ドレイン端 子下部電極28、及びゲート端子下部電極12dと、次 の工程で成膜するITO等からなる透明で電膜とを電気 的に接続する必要があるからである。そしてこのテーパ エッチングは、弗酸緩衝液によるウエットエッチの他、 50 nmの保護膜 18を順に成膜する(図 4 参照)。次 50 CF。ガスによるRIE(反応性イオンエッチング)等

-368-

を用いてもよい (図9参照)。

【0047】次いで、全面に、スパッタ法等を用いて、 厚さ100nmのITO等からなる透明導電膜34を成 膜する(図10参照)。次いで、この透明導電膜34を 所定の形状にパターニングし、コンタクトホール32 a、32bを介してソース電極22a及び対向電極26 に接続する画案電極34aを形成する。また同時に、コ ンタクトホール32cを介してドレイン端子下部電極2 8に接続するドレイン端子上部電極34bを形成し、コ dに接続するゲート端子上部電極34cを形成する。

【0048】こうして、TFT部のソース電極22aに 接続する画素電極34aからなる画素部、この画素電極 34 aに接続する対向電極26、Cs電極12b、及び これら両電極間に挟まれた誘電体膜24からなる蓄積容 遺部、TFT部のドレイン電極22bにドレインパスラ インを介して接続するドレイン端子下部電極28及びド レイン端子上部電極34bからなるドレイン端子部、並 びにTFT部のゲート電板12aにゲートパスライン1 2 cを介して接続するゲート端子下部電極12d及びゲ ート端子上部電極34 dからなるゲート端子部をそれぞ れ完成させる(図11参照)。

【0049】このように本実施例によれば、ゲート端子 部を形成する場合、透明絶縁基板10上に、AI又はC r等の金属層からなるゲート端子下部電極12dをゲー ト電極12a及びゲートバスライン12cと同時に形成 し(図3参照)、このゲート端子下部電極12d上に、 ゲート絶縁膜14aと共通の層をなす絶縁膜14を成膜 し(図4参照)、この絶縁膜14上に、TFTを覆うパ ッシベーション膜30を成膜し(図8参照)、これらパ 30 ッシペーション膜30及び絶縁膜14をエッチングして コンタクトホール32dを開口し(図9参照)、このコ ンタクトホール32dを介してゲート端子下部電極12 dに接続する透明導電膜からなるゲート端子上部電極3 4cを、画素電極34aと同時に形成する(図10及び 図11参照)。

【0050】このような製造工程を、従来の製造工程、 即ち、ゲート端子下部電極52d上の絶縁膜54を選択 的にエッチングしてコンタクトホール66を開口する工 ッシベーション膜70を選択的にエッチングして窓72 cを開口し、最終的なゲート端子出しをする工程(図2 8参照)との2回の窓明け工程を必要とする製造工程と 比較すると、パッシベーション膜30を成膜する工程と ゲート端子上部電極34cを形成する透明導電膜34を 成膜する工程の順序を逆にすることにより、ゲート端子 下部電極12d上の絶縁膜14及びパッシベーション膜 30を1回の窓明け工程によって開口することができ、 従来の2回の窓明け工程が1回の窓明け工程で済むこと

16 製造工程が簡略化され、コストダウンを実現することが 可能となる。

【0051】また、蓄積容量部を形成する場合、A1又 はCF等の金属層からなるCF電極12bをゲート電極 12 a 等と同時に形成し (図3参照)、このゲート電極 12 a上に、絶縁膜14及びノンドープのi型a-Si 層16を成膜し(図4参照)、このi型a−Si層16 上に、n+型a-Si層20及び金属層22を成膜して (図6参照)、絶縁膜14及びi型a-Si層16から ンタクトホール32dを介してゲート端子下部電極12 10 なる誘電体膜24、及びn+型a-Si層20及び金属 層22からなる対向電極26を形成する(図7参照)。 更に、対向電極26上のパッシベーション膜30にコン タクトホール32bを開口し(図9参照)、このコンタ クトホール32bを介して対向電極26に接続する画素 電極34aを形成する (図11参照)。

【0052】こうして、ゲート電極12a上の絶縁膜1 4を覆うi型a-Si層16は、誘電体膜24を構成す る一部となると共に、絶縁膜14が直接エッチャントに 晒されないように常に保護しているため、誘電体膜24 20 の厚さの変化による蓄積容量の変動を防止することがで きる。また、このとき、絶縁膜14の一部にピンホール があっても、絶縁膜14を覆っている i 型 a - S i 層 1 6の存在により誘電体膜24の絶縁不良を防ぎ、電流リ 一クやショートによる表示欠陥の発生を防止することが できる。

【0053】尚、絶縁膜14及びi型aーSi層16か らなる誘電体膜24を間に挟む対向電極26とCs電極 12 bとから構成される蓄積容量部の蓄積容量は、 i 型 a-S1層16の厚さが20nmと極めて薄いため、従 来のように絶縁膜14のみを誘電体膜とする蓄積容量部 の場合と殆ど変わらない。しかも、誘電体膜24を構成 するi型a-Si層16並びにその上のn+ 型a-Si 層20及び金属層22からなる対向電極26は、それぞ れTFT部のa-Si活性图16a、n+型a-Si接 合層20a、20b及びソース電極22a及びドレイン 電極22bと同一材料を用いて同時に形成される(図4 及び図6参照)。また、対向電極26と画素電極34a とを接続させるコンタクトホール32bの開口も、ゲー ト端子部におけるコンタクトホール32d等の開口と同 程(図24参照)と、ゲート端子上部電極68c上のパ40時に行われる(図9参照)。このため、新たに工程を増 加させることはない。

【0051】従って、工程を増加させることなく、蓄積 容量部における蓄積容量の特性変動や不良の発生を防止 。し、歩留まり及び信頼性を向上させることが可能とな る。次に、本発明の第2の実施例による逆スタガード型 TFTマトリクス装置を、図12及び図13を用いて説 明する。ここで、図12は第2の実施例によるTFTマ トリクス装置を示す平面図、図13 (a)、(b)、 (c)、(d)はそれぞれそのドレイン端子部を示すA になる。従って、その分だけにTFTマトリクス装置の 50 A $^\prime$ 線断面図、TFT部を示すB B $^\prime$ 線断面図、画案部

-369-

17

及び蓄積容量部を示すCC′線断面図、並びにゲート端 子部を示すDD′線断面図である。尚、上記図1及び図 2に示すTFTマトリクス装置と同一の構成要素には同 一の符号を付して説明を省略する。

【0055】本実施例によるTFTマトリクス装置は、上記図1及び図2に示すTFTマトリクス装置とは、そのドレイン端子部、TFT部、画素部、及びゲート端においては同様の構成をしているが、蓄積容量部の構成において異なっている。即ち、透明絶縁基板10上にゲート電極12aと同一材料の金属層からなるCs電極12bが形成されている点は同じであるが、このCs電極12b上にゲート絶縁膜14aと共通の層をなす絶験38が形成され、更にこの誘電体膜38上に画素電極34aが形成されている点で異なる。従って、この蓄積容量部は、画素電極34aが形成されている点で異なる。従って、この蓄積容量部は、画素電極34aが対向電極として機能し、誘電体膜38を間に挟む対向電極として機能し、誘電体膜38を間に挟む対向電極としての画素電極34aとCs電極12bとから構成されている。

【0056】次に、図12及び図13に示すTFTマトリクス装置の製造方法を、図14乃至図16の工程断面 20 図を用いて説明する。尚、各図の(a)、(b)、(c)、(d)はそれぞれ図12のAA、線断面、BB、線断面、CC、線断面、DD、線断面に対応したドレイン端子部、TFT部、画素部及び蓄積容量部、並びにゲート端子部を示す断面図である。また、上記図3乃至図11に示すTFTマトリクス装置と同一の構成要素には同一の符号を付して説明を省略する。

【0057】上記図3乃至図6に示す工程と同様にして、透明絶縁基板10上に、ゲート電極12a、Cs電極12b、ゲート電極12aに接続するゲートバスライン12c、及びこのゲートバスライン12cに接続するゲート端子下部電極12dをそれぞれ形成した後、全面に、絶縁膜14及びノンドーブのi型aーSi層16を順に成膜し、更にゲート電極12a上方のゲート絶縁膜14a上にチャネル保護膜18aを形成する。続いて、全面に、n+型a-Si層20及び金属層22を順に成膜する(図14参照)。

【0058】次いで、金属層22、n+型a-Si層2 0及びi型a-Si層16を選択的にエッチングして、 ゲート絶縁膜14a上にa-Si活性層16aを形成す 40 ると共に、チャネル保護膜18aの両側のn+型a-S i接合層20a、20bを介してそれぞれa-Si活性 層16aに接続するソース電極22a及びドレイン電極 22bを形成し、TFTを完成させる。

【0059】また、同時に、ドレイン端子部において、ドレイン電極22bにドレインパスラインを介して接続するn+型a-Si層20及び金属層22からなるドレイン端子下部電極28を形成する。但し、上記第1の実施例と異なり、蓄積容量部のCs電極12b上に、i型a-Si層16、n+型a-Si層20、及び金属層2

2を残存させず、従って絶縁膜14及びi型a-Si層16からなる誘電体膜を形成することはなく、またn+型a-Si層20及び金属層22からなる対向電極を形成することもない(図15参照)。

18

【0060】次いで、上記図8乃至図11に示す工程と同様にして、全面に、パッシペーション膜30を成膜し、完成させたTFTを拠った後、このパッシペーション膜30及び絶縁膜11を選択的にエッチングして、ソース電極22a、ドレイン端子下部電極28、及びゲート端子下部電極12d上にそれぞれコンタクトホールを開口する。但し、上記第1の実施例と異なり、対向電極がないため、この対向電極上にコンタクトホールを開口することはない。

【0061】続いて、全面に、透明導電膜34を成膜した後、この透明導電膜34を所定の形状にパターニングして、ソース電極22aに接続する面素電極34a、ドレイン端子下部電極28に接続する面素電極34a、ド電34b、及びゲート端子下部電極12dに接続する。こうりて、TFT部のソース電極22aに接続する画素電極34aからなる画素部、TFT部のドレイン電極22bにドレインパスラインを介して接続するドレイン端2下下が電極28及びドレイン端子上部電極34bからなるドレイン端子部、並びにTFT部のゲート電極12aにゲートパスライン12cを介して接続するゲート端子下電極12d及びゲート端子上部電極34dからなるゲート端子12d及びゲート端子上部電極34dからなるゲート端子12d及びゲート端子上部電極34dからなるゲート端子子をそれぞれ完成させる。

【0062】また、このとき、Cs電極12b上方にも、絶縁膜14及びパッシベーション膜30からなる誘電体膜38を介して画素電極34aが形成されるため、対向電極として機能する画素電極34a、Cs電極12b及び両電極間に挟まれた誘電体膜38からなる蓄積容量がも完成する(図16参照)。このように本実施例においても、パッシベーション膜30を成膜する工程の後に、ゲート端子上部電極34cを形成する透明導電膜34を成膜する工程を設けており、ゲート端子下部電極12d上の絶縁膜14及びパッシベーション膜30を1回の窓明け工程によって開口するため、上記第1の実施例の場合と同様に、TFTマトリクス装置の製造工程が簡略化され、コストダウンを実現することが可能となる。

【0063】但し、本実施例の場合、その蓄積容量部が、透明絶縁基板10上に形成されたCs電極12bと、このCs電極12b上に成膜された絶縁膜14及びパッシベーション膜30からなる誘電体膜38と、この誘電体膜38上に形成された対向電極として機能する画素電極34aから構成されている。即ち、その誘電体膜38の厚さが上記第1の実施例の場合と比較するとかなり厚くなっている。このため、本実施例は、蓄積容量部の蓄積容量が比較的小さくてもよい場合に適用することが望ましい。

[0064]

【発明の効果】以上のように本発明によれば、透明絶縁 基板上に、第1の金属層からなるゲート電極、蓄積容量 電極、及びゲート端子下部電極を形成する工程と、ゲー ト電極上に、ゲート絶縁膜を形成する工程と、このゲー ト絶縁膜上の半導体活性層に半導体接合層を介してそれ ぞれ接続するソース電極及びドレイン電極を形成し、同 時に、蓄積容量電極上に、ゲート絶縁膜と共通の層をな す絶縁膜及び半導体活性層と同一材料のノンドープ半導 体層からなる誘電体膜を介して、半導体接合層と同一材 10 料の不純物半導体層及びソース電極及びドレイン電極と 同一材料の第2の金属層からなる対向電極を形成する工 程と、ソース電極、対向電極、及びゲート端子下部電極 上のパッシベーション膜又はパッシベーション膜及び絶 緑膜にコンタクトホールを開口する工程と、それぞれの コンタクトホールを介して、ソース電極及び対向電極に 接続する透明導電膜からなる画素電極を形成し、同時 に、ゲート端子下部電極に接続するゲート端子上部電極 を形成する工程とを有することにより、ゲート端子下部 電極上に積層した絶縁膜及び保護膜を1回の窓明け工程 20 TFTマトリクス装置を示す平面図である。 で開口し、この開口されたコンタクトホールを介して接 続するゲート端子下部電極及びゲート端子上部電極から なるゲート端子部を形成することができるため、TFT マトリクス装置の製造工程を簡略化することが可能とな る。

【0065】また、蓄積容量電極上の絶縁膜がノンドー プ半導体層によって常に覆われていることにより、絶縁 膜が直接エッチャントに晒されず、従って絶縁膜及びノ ンドープ半導体層からなる誘電体膜の厚さが変動や絶縁 不良を生じないため、蓄積容量の特性変動や電流リーク 30 等による表示欠陥の発生を防止することができる。これ により、TFTマトリクス装置の製造工程を簡略化し て、コストダウンを実現すると共に、蓄積容量の特性変 動を防止して、歩留まり及び信頼性を向上させることが 可能となる。

【図面の簡単な説明】

【図1】本発明の第1の実施例による逆スタガード型T FTマトリクス装置を示す平面図である。

【図2】図1の逆スタガード型TFTマトリクス装置の ドレイン端子部、TFT部、画案部及び蓄積容量部、並 40 びにゲート端子部を示す断面図である。

【図3】図1及び図2の逆スタガード型TFTマトリク ス装置の製造方法を説明するための工程断面図(その 1) である。

【図4】図1及び図2の逆スタガード型TFTマトリク ス装置の製造方法を説明するための工程断面図 (その 2) である。

【図5】図1及び図2の逆スタガード型TFTマトリク ス装置の製造方法を説明するための工程断面図(その 3) である。

【図6】図1及び図2の逆スタガード型TFTマトリク ス装置の製造方法を説明するための工程断面図 (その 4) である。

20

【図7】図1及び図2の逆スタガード型TFTマトリク ス装置の製造方法を説明するための工程断面図(その 5) である。

【図8】図1及び図2の逆スタガード型TFTマトリク ス装置の製造方法を説明するための工程断面図 (その である。

【図9】図1及び図2の逆スタガード型TFTマトリク ス装置の製造方法を説明するための工程断面図(その 7) である。

【図10】図1及び図2の逆スタガード型TFTマトリ クス装置の製造方法を説明するための工程断面図 (その 8) である。

【図11】図1及び図2の逆スタガード型TFTマトリ クス装置の製造方法を説明するための工程断面図 (その 9) である。

【図12】本発明の第2の実施例による逆スタガード型

【図13】図12の逆スタガード型TFTマトリクス装 置のドレイン端子部、TFT部、画素部及び蓄積容量 部、並びにゲート端子部を示す断面図である。

【図14】図12及び図13の逆スタガード型TFTマ トリクス装置の製造方法を説明するための工程断面図 (その1) である。

【図15】図12及び図13の逆スタガード型TFTマ トリクス装置の製造方法を説明するための工程断面図 (その2) である。

【図16】図12及び図13の逆スタガード型TFTマ トリクス装置の製造方法を説明するための工程断面図 (その3) である。

【図17】従来の逆スタガード型TFTマトリクス装置 を示す平面図である。

【図18】図17の逆スタガード型TFTマトリクス装 置のドレイン端子部、TFT部、画素部及び蓄積容量 部、並びにゲート端子部を示す断面図である。

【図19】図17及び図18の逆スタガード型TFTマ トリクス装置の製造方法を説明するための工程断面図 (その1)である。

【図20】図17及び図18の逆スタガード型TFTマ トリクス装置の製造方法を説明するための工程断面図 (その2) である。

【図21】図17及び図18の逆スタガード型TFTマ トリクス装置の製造方法を説明するための工程断面図 (その3) である。

【図22】図17及び図18の並スタガード型TFTマ トリクス装置の製造方法を説明するための工程断面図 (その1) である。

【図23】図17及び図18の逆スタガード型TFTマ

-371--

50

トリクス装置の製造方法を説明するための工程断面図 (その5) である。

【図24】図17及び図18の逆スタガード型TFTマ トリクス装置の製造方法を説明するための工程断面図 (その6) である。

【図25】図17及び図18の逆スタガード型TFTマ トリクス装置の製造方法を説明するための工程断面図 (その7) である。

【図26】図17及び図18の逆スタガード型TFTマ トリクス装置の製造方法を説明するための工程断面図 10 50…透明絶縁基板 (その8) である。

【図27】図17及び図18の逆スタガード型TFTマ トリクス装置の製造方法を説明するための工程断面図 (その9) である。

【図28】図17及び図18の逆スタガード型TFTマ トリクス装置の製造方法を説明するための工程断面図 (その10) である。

【符号の説明】

- 10…透明絶縁基板
- 12a…ゲート電極
- 12b…Cs電極
- 12c…ゲートパスライン
- 12 d…ゲート端子下部電極
- 14…絶縁障
- 14a…ゲート絶縁膜
- 16…i型a-Si層
- 16a…a-Si活性層
- 18…保護膜
- 18 a…チャネル保護膜
- 20 m+ 型a-Si層
- 20a、20b…n+型a-Si接合層
- 2 2 … 金属層
- 2 2 a …ソース電極
- 22b…ドレイン電極
- 2 4…誘電体膜
- 26…対向電極

28…ドレイン端子下部電極

30…パッシベーション膜

32a、32b、32c、32d…コンタクトホール

3 4 …透明導電膜

3 4 a…画素電板

34b…ドレイン端子上部電極

34c…ゲート端子上部電極

36…ドレインパスライン

38…誘電体膜

52a…ゲート電極

5 2 b…C s 電極

52c…ゲートバスライン

52 d…ゲート端子下部電極

5 4 …絶縁膜

5 4 a…ゲート絶縁膜

5 4 b…誘電体膜

56…i型a-Si層

56a…a-Si活性層

20 58…保護膜

58a…チャネル保護膜

60…n+型a-Si層

60a、60b…n+型a-Si接合層

6 2 …金属層

62a…ソース電極

6 2 b…ドレイン電極

64…ドレイン端子下部電極

66…コンタクトホール

68…透明導電膜

30 68a…画素電板

68b…ドレイン端子上部電極

68c…ゲート端子上部電極


70…パッシベーション膜

72a、72b、72c…窓

74…ドレインパスライン


【図1】

本発明の第1の実施例による逆スタガード型 TFT マトリクス装置を示す平面図



[図2]

図1の逆スタガード型 TFT マトリクス装置の ドレイン増子部、TFT 部、蓄電部及び警権容量部、 並びにゲート増子部を示す断面図




【図3】

図1及び図2の逆スタガード型 TFT マトリクス装置の 製造方法を説明するための工程断面図(その1)


(a) ドレイン囃子部(AA/隷断面)




(b) TFT 部(BB' 韓斯面)



(c) 国素部及び蓄積容量部(CC 練術園)



(d) ゲート第子部(DD/練断面)




【図4】

図1及び図2の逆スタガード製 TFT マトリクス美量の 製造方法を説明するための工程斯面図(その2)

(a) ドレイン場子部(AA/執斯面)



(b) TFT 部(BB'隸斯面)



(c) 画集部及び蓄積容量部(CC 線断面)




(d) ゲート鳴子部(DD/線断面)




【図5】

図1 及び図2 の逆スタガード型 TFT マトリクス装置の 製造方法を説明するための工程断面図(その3)

(a) ドレイン輪子部(AA'練断面)




(b) TFT 郵(8B' 禁断面)



(c) 画案部及び書種容量部(CC'練断面)



(d) ゲート増子部(DD/線断面)



180・チャネル保護業


【図6】

図1 及び図2の逆スタガード型 TFT マトリクス装置の 製造方法を説明するための工程新面図(その4)

(a) ドレイン箱子部(AA'韓版面)




(b) TFT 部(BB'轉版面)



(c) 職業部及び書稿容量部(CC 練断面)




(d) ゲート単子部(DD) 静断面)




20·m+型a一Si曆 22···金属曆


【図7】





【図9】

図 1 及び図 2 の逆スタガード型 TFT マトリクス 装置の製造方法を説明するための工程新面図(その7) ドレイン場子部(AA' 津新面) 32c 28 20 27













【図10】

図 | 及び図2の逆スタガード型TFTマトリウス 装置の製造方法を説明するための工程断面図その8)











34… 透明導電波


【図11】

図 | 及び図2 の逆スタガード型TFTマトリクス 装置の製造方法を説明するための工程断面図(その9) (a) ドレイン場子部(AA/執筋面) 28






(d) ゲート第子部(DD'終断面)



34c・西海電機 34c・ドレイン場子上部電信 34c・ゲート場子上部電信

【図12】


本発明の第2の実施例による逆スタガード型 TFT マトリクス装置を示す平面図



【図13】


図 12 の逆スタガード型 TFT マトリクス装置の ドレイン囃子部、TFT 部、画素部及び警視容量部、 並びにゲート囃子部を示す断面図

(a) ドレイン境子部(AA/鎮断面) 28




(b) TFT 部(BB 神断面)
22b
22b
20b
30
30
30

(c) 面兼部及び蓄積容量部(CC 線面面)



(d) ゲート端子部(DD) 線断面)




【図14】

図12及び図13の逆スタガード型TFTマホリクス 装置の製造方法を説明するための工程断面図(その1)

(B) ドレイン情子飲(AA:美歌面)




(b) TFT 飲(BBY轉版面)



(c) 画象部及び書稿容量館(CC製版面)




(d) ゲ小嶋子颉(DD'練断面)




【図15】


図12及び図13の逆スタガード型TFTマトリクス 装置の製造方法を説明するための工程断面図(その2)

(a) ドレイン城子部(AA'禁断面)






(c) 国景部及び書項容量部(CC 辞断面)




(d) ゲート端子部(DD/静断面)




16e・・e・Si 活性層 20a, 20b・・n・+型 e・Si接合層 22a・・ソース電極 22b・・ドレイン衛援 28・ドレイン衛子下部電極

【図16】


図12及び図13の逆スタガード型 TFT マトリクス 装置の製造方法を説明するための工程衡面図(その3)




TFT 部(BB/輸断面) 18₂ (b)



(c) 国素部及び蓄積容量部(CC'兼販面)




(d) ゲート端子部(DD) 線断面)




[図17]

従来の逆スタガード型 TFT マトリクス装置を示す平面図



[図18]


図 17 の逆スタガード型 TFT マトリクス装置の ドレイン場子部、TFT 部、面景部及び書種容量部、 並びにゲート端子郎を示す断面図




[図19]

図17及び図18の逆スタガード型TFTマイリクス 装置の製造方法を説明するための工程断面図(その1)

(a) ドレイン樹子都(AA' 兼断面)






(c) 画楽部及び書稿容量部(CC: 線斯派)



52d




【図20】

図17及び図18の逆スタガード型TFTマトリクス 装置の製造方法を説明するための工程断面図(その2)

(a) ドレイン株子歌(AA)映画)



(b) TFT (BB) 練術面)



(c) 西滨部及び害積容量額(CC)納斯面)



(d) ゲート等子紙(DD)禁断面)




[図21]

図17及び図18の逆スタガード型TFTマトリクス 装置の製造方法を説明するための工程断面図(その3)


(a) ドレイン格子部(AA'練断面)



(b) TFT 敏(BB'練斯面)



(c) 面素部及び書積容量部(CC'維斯面)



(d) ゲー端子郎(DD)錦寄面)



588・・・チャネル保護膜


【図22】

図17及び図18の逆スタガード型TFTマトリクス 装置の製造方法を説明するための工程断面図(その4)

(a) ドレイン場子((AA) 静断面)




(b) TFT部(BBY開始面)



(c) **西東部及び蓄積容量額(CC)輸出面**)



(d) ゲー・場子部(DD/禁断面)




60·m+型a-Si層 62··金属層


【図23】

図17及び図18の逆スタガード型TFTマトリクス 装置の製造方法を説明するための工程断面図(その5)


(a) ドレイン増子部(AA'隷康市)




(b) TFT 部(BB'静斯面)



(c) 国常部及び蓄積容量部(CC 隷断面)



(d) ゲート場子部(DD) 幕断面)





-Si接合層

【図24】


図17及び図18の逆スタガード型TFTマホリクス 装置の製造方法を説明するための工程新面図(その6)

(a) ドレイン格子部(AA/韓斯面)






(c) 獨案部及び書積容量部(CC'練断面)



(d) ゲート増子部(DO' 線断面)



66…コンタクコホール


【図25】

図17及び図18の逆スタガード型TFTでトリクス 装置の製造方法を説明するための工程断面図(その7)


(a) ドレイン衛子部(AA'線断面)




(b) TFT部(BB'韓斯面)



(c) 顕素部及び蓄積容量部(CC'線衡面)




(d) ゲート端子部(DD/熱断面)




68·透明導電膜


【図26】

図17及び図18の逆スタガード型TFTマトリクス 装置の製造方法を説明するための工程新面図(その8)






(c) 国業部及び書籍容量部(CC 辞断面)



(d) ゲート端子部(DD/辞断面)





68a・通常管係 68b・ギレイン相子上部管値 68a・ゲート端子上部管極


【図27】


図17及び図18の逆スタガード型TFTマトリクス 装置の製造方法を説明するための工程断面図その9)

(a) ドレイン端子部(AA/練断面)












70・・バッシベーション慎

【図28】

図17及び図18の逆スタガード型TFTマトリクス 装置の製造方法を説明するための工程断面図その10)







72a72b72c···志

フロントページの続き

(72)発明者 廣田 四郎

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内 (72)発明者 野中 一男

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(72)発明者 佐藤 精威

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(72)発明者 問島 庭司

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内